

第 8 章

小组合作

8.1 思考题：一个 10 位 2 进制加法计数器在 0.002s（秒）内选通，假定初始状态为 0，若计数脉冲频率为 250Hz，在选通脉冲终止时，计数器的输出是什么？

解：由题中条件可知：计数脉冲周期为：

$$\frac{1}{250} = 0.004s$$

所以，在 0.002s（秒）内选通，计数脉冲数为 $\frac{0.002s}{0.004s} = 0.5$

得计数器的输出脉冲数是：0000000001 或 0000000000.

8.2 用集成计数器设计一个 60 秒倒计时器，并用 Multisim 进行仿真。如果条件允许请做出实物装置。该倒计时器具有如下功能：

- （1）具有复位按钮，按下该按钮倒计时器恢复初始值 60 秒。
- （2）具有预设功能，可以预设倒计时初始值为 60 秒以内的任意值。
- （3）采用两位数码管显示计时器剩余时间。

略

8.3 采用含异步置位和复位输入(对计数器进行初始赋值)的上升沿触发的 D 触发器实现设计一个 8 进制扭环计数器，具有一个异步初始赋值功能。写出 verilog 行为模型，仿真计数器的运行过程以证明设计合理。如果条件允许，在硬件上搭建该计数器构成的彩灯控制电路，控制 8 个 LED 灯珠按规律点亮。

略

习题

8.1 说明时序逻辑电路和组合逻辑电路在逻辑功能上和电路结构上有何不同？

答：在逻辑功能上，组合逻辑电路的输出仅与当时的输入信号有关；而时序逻辑电路输出不仅与当时的输入信号有关，而且还与电路原来的状态有关。在电路结构上，组合逻辑电路输出输入之间没有反馈延迟通路，并且电路中不含记忆单元；而时序逻辑电路除包含组合电路外，还有存储电路，有记忆功能。

8.2 指出下列各种类型的触发器中哪些能组成移位寄存器，哪些不能组成移位寄存器。如果能够，请在（ ）内打√，否则打×：

- （1）基本 RS 触发器（ ）；
- （2）同步 RS 触发器（ ）；
- （3）维持阻塞 D 触发器（ ）；

解：直接触发和电平触发的触发器级联均会产生直通现象，不能组成移位寄存器。边缘触发可以组成移位寄存器。


- （1）基本 RS 触发器（×）；
- （2）同步 RS 触发器（×）；
- （3）维持阻塞 D 触发器（×）；

8.3 具有下列触发器个数的 2 进制异步计数器，它们各有多少种状态？

(1) 8 个； (2) 12 个； (3) 16 个。

解：(a) 有 256 种 (b) 有 4096 种 (c) 有 65536 种

8.4 试画出题图 8.4 电路在一系列 CP 信号作用下 Q_1 、 Q_2 、 Q_3 的输出电压波形。设各触发器的初始状态为 0。



题图 8.4


解：由图知此电路是异步时序电路，各触发器时钟脉冲信号的表达式分别为：

(1) $J_1 = K_1 = 1$ $CP_1 = CP \downarrow$


(2) $J_2 = K_2 = 1$ $CP_2 = \overline{Q_1} \downarrow$

(3) $J_3 = K_3 = Q_2$ $CP_3 = Q_1 \downarrow$

各图形如下：



8.5 分析题图 8.5 所示电路，写出驱动方程、状态方程；画出状态转换图；说明电路的逻辑功能，并判断电路能否自启动。



题图 8.5

解：时钟方程： $CP_1=CP_2=CP \downarrow$ ，该电路是同步时序电路


驱动方程为： $J_0 = \overline{Q_2^n}$ $K_0 = 1$ $J_1 = Q_1^n$ $K_1 = 1$

状态方程为： $Q_1^{n+1} = \overline{Q_2^n} * \overline{Q_1^n}$ $Q_2^{n+1} = Q_1^n * \overline{Q_2^n}$

状态表如下：


Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	0	1
0	1	1	0
1	0	0	0
1	1	0	0

由状态表可得状态转换图如下：



由其状态图可知，此电路具有计数功能。并且可以看出，若此电路由于某种原因进入无效状态时，在 CP 脉冲作用后，电路能够回到有效序列，因而具有自启动能力。

8.6 分析题图 8.6 所示电路，写出各触发器的驱动方程、状态方程；画出状态转换图；当 $X=1$ 和 $X=0$ 时，电路分别完成什么逻辑功能？



题图 8.6

解：时钟方程： $CP_0=CP_1=CP \downarrow$ ，这是一个同步时序电路


输出方程： $Y = XQ_1^n Q_0^n + \overline{X} \overline{Q_1^n} \overline{Q_0^n}$

驱动方程： $J_0 = K_0 = 1 \quad J_1 = K_1 = Q_0^n \oplus X$

状态方程： $Q_0^{n+1} = \overline{Q_0^n} \quad Q_1^{n+1} = (Q_0^n \oplus X) \oplus Q_1^n$

$Q_1^{n+1} \quad Q_0^{n+1}$		X			
$Q_1^n \quad Q_0^n$				0	1
				0	1
0	0			0	1
0	1			1	0
1	0			1	1
1	1			0	0


由状态图可以画出其状态表如下图：



由状态图可以看出，此电路是一个可控计数器。当 $X=0$ 时，电路进行加法计数，在时钟脉冲作用下， Q_1, Q_0 的数值从 00 到 11 递增，每经过 4 个时钟脉冲作用后，电路的状态循环一次。当 $X=1$ 时，进行减法计数运算。

缺点：进位和借位设计不当。

8.7 分析题图 8.7 所示时序逻辑电路，写出电路的驱动方程和状态方程，画出状态转换图，说明电路的功能。



题图 8.7

解：时钟方程： $CP_1=CP_2=CP_3=CP \downarrow$ ，此电路是一个同步时序电路。

驱动方程为： $J_1=K_1=1$ $J_2=Q_1^n$ $K_2=Q_1^n * Q_3^n$ $J_3=K_3=Q_1^n * Q_2^n$


状态方程： $Q_1^{n+1} = \overline{Q_1^n}$ $Q_2^{n+1} = Q_1^n * \overline{Q_2^n} + \overline{Q_1^n} * Q_3^n * Q_2^n$

$Q_3^{n+1} = (Q_1^n * Q_2^n) \oplus Q_3^n$

状态表如下：


Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	1	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

有状态表可得状态图如下：



该电路是一个 6 进制加法计数，在脉冲作用下 Q_3 ， Q_2 ， Q_1 的数值从 000 到 111 递增，每经过 6 个时钟脉冲作用后，电路状态循环一次。且电路能自启动。

8.8 试画出题图 8.8 电路输出端 Y 的电压波形。已知输入 A 和 CP 脉冲波形，假定各触发器的初始状态为 0。




题图 8.8

解：时钟方程： $CP_0 = A \downarrow$ ， $CP_1 = CP \downarrow$ ，可见这是一个异步时序电路

驱动方程： $J_0 = K_0 = 1$ ， $J_1 = Q_0^n$ ， $K_1 = 1$


输出方程： $Y = Q_1$

FF0 触发器的异步复位端： $\overline{R_d} = \overline{Q_1}$ ，即 $\overline{Q_1}$ 为低电平， Q_0 复位为低电平
画出波形图：



功能分析：电路组成单稳态触发器。

8.9 分析题图 8.9 所示时序逻辑电路，写出驱动方程、状态方程、输出方程，画出状态图，说明电路的逻辑功能，检查能否自启动。



题图 8.9

解：时钟方程： $CP_1 = CP_2 = CP_3 = CP \downarrow$ ，这是一个同步时序电路。

驱动方程: $J_1 = \overline{Q_2^n * Q_3^n}$ $K_1 = 1$; $J_2 = Q_1^n$ $K_2 = \overline{Q_1^n * Q_3^n}$; $J_3 = Q_1^n * Q_2^n$ $K_3 = Q_2^n$

状态方程: $Q_1^{n+1} = \overline{Q_1^n} * (\overline{Q_2^n} + \overline{Q_3^n})$


$$Q_2^{n+1} = Q_1^n * \overline{Q_2^n} + Q_2^n * \overline{Q_1^n * Q_3^n} \quad Q_3^{n+1} = Q_1^n * Q_2^n * \overline{Q_3^n} + \overline{Q_2^n} * Q_3^n$$

输出方程: $Y = Q_3^n * Q_2^n$

状态表如下:

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1


状态图如下:



功能分析: 该电路完成同步 7 进制加法计数器功能。

8.10 已知时序电路如题图 8.10 所示, 假设触发器的初始状态均为 0。

- (1) 写出电路的状态方程和输出方程。
- (2) 分别列出 $X=0$ 和 $X=1$ 两种情况下的状态转换表, 说明其逻辑功能。
- (3) 画出 $X=1$ 时, 在 CP 脉冲作用下的 Q_1 、 Q_2 和输出 Y 的波形。



题图 8.10

解: 时钟方程: $CP_0 = CP_1 = CP \downarrow$, 这个电路是一个同步时序电路。

$$\text{驱动方程: } J_0 = \overline{X * \overline{Q_0^n} * Q_1^n} \quad K_0 = 1; \quad J_1 = K_1 = \overline{Q_0^n}$$

$$\text{状态方程: } Q_0^{n+1} = \overline{Q_0^n} * (\overline{X} + Q_1^n) \quad Q_1^{n+1} = \overline{Q_0^n} * \overline{Q_1^n} + Q_1^n * Q_0^n$$


$$\text{输出方程: } Y = Q_0^n * \overline{Q_1^n} * CP$$

状态表如下:


$Q_1^{n+1} \quad Q_0^{n+1}$		X		0	1
$Q_1^n \quad Q_0^n$					
0	0			1	1
0	1			0	0
1	0			0	1
1	1			1	0

画出状态图如下:

X=0 时




X=1 时




功能分析: 为可控计数器

波形图: 在 X=1 时, Q_1 、 Q_2 和输出 Y 的波形:



8.11 分析题图 8.11 所示电路, 画出状态图, 说明电路的逻辑功能, 检查电路能否自启动。



题图 8.11

(图

解：时钟方程： $CP_0 = CP$ $CP_1 = Q_0$ $CP_2 = Q_1$ (异步时序逻辑电路)


驱动方程： $J_0 = K_0 = 1$; $J_1 = \overline{Q_2^n}$ $K_1 = 1$; $J_2 = Q_1^n$ $K_2 = \overline{Q_1^n}$

状态方程： $Q_0^{n+1} = \overline{Q_0^n}$ $Q_1^{n+1} = \overline{Q_1^n} * \overline{Q_2^n}$ $Q_2^{n+1} = Q_1^n$

状态表如下：


Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	1	0	0

状态图如下：




功能分析：为异步 6 进制加法计数器，电路能自启动。

8.12 分析题图 8.12 所示电路，写出驱动方程、状态方程；画出状态转换图；说明电路的逻辑功能，并判断电路能否自启动。



题图 8.12



题图 8.13

解：时钟方程： $CP_1=CP_2=CP\downarrow$ ，是同步时序电路。


驱动方程为： $D_1=\overline{Q_2^n}$ $D_2=Q_1^n$

状态方程为： $Q_1^{n+1}=\overline{Q_2^n}$ $Q_2^{n+1}=Q_1^n$


状态表如下：

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	0	1
0	1	1	1
1	0	0	0
1	1	1	0

状态转换图如下：



时序图：



功能分析：是一个由 2 位移位寄存器组成的扭环形计数器。

8.13 分析题图 8.13 所示电路，已知 A、B 的波形，画出输出 Q_1 、 Q_2 的波形。设触发器的初始状态为 0。


解：时钟方程： $CP_1=A \uparrow, CP_2=B \uparrow$ ，此电路是一个异步时序电路，均为上升沿触发。

$$\text{驱动方程： } D_1=\overline{Q_1^n} \quad D_2=Q_1^n$$


$$\text{状态方程为： } Q_1^{n+1}=\overline{Q_1^n} \quad (\text{翻转}) \quad Q_2^{n+1}=Q_1^n$$

$$\text{复位方程： } R_{d1}=\overline{Q_2^n} \quad \text{低电平有效。}$$

输出波形如下（考虑异步复位端滞后起作用）：



8.14 分析题图 8.14 所示电路，说明电路的逻辑功能。



题图 8.14

解：时钟方程： $CP_1=CP \uparrow \quad CP_2=\overline{Q_1} \uparrow \quad CP_3=\overline{Q_2} \uparrow$ ，此电路是一个异步时序电路。


$$\text{驱动方程： } D_1=\overline{Q_1^n} \quad D_2=\overline{Q_2^n} \quad D_3=\overline{Q_3^n}$$

$$\text{状态方程： } Q_1^{n+1}=\overline{Q_1^n} \quad Q_2^{n+1}=\overline{Q_2^n} \quad Q_3^{n+1}=\overline{Q_3^n}$$

状态表如下：


Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

状态图如下：



功能分析：异步 3 位二进制加法计数器。

8.15 电路如题图 8.15 所示。设触发器初态为 0，画出在输入 X 及 CP 脉冲作用下各触发器的 Q 端波形。




题图 8.15

解：时钟方程： $CP_1=CP_2=CP_3=CP \uparrow$ ，此电路是一个同步时序电路。

驱动方程为： $D_1=X$ $D_2=Q_1^n$ $D_3=Q_2^n$


状态方程为： $Q_1^{n+1}=X$ $Q_2^{n+1}=Q_1^n$ $Q_3^{n+1}=Q_2^n$

时序图：在 X 和 CP 作用下， Q_1 、 Q_2 、 Q_3 端的波形如下



功能分析：移位寄存器。

8.16 在题图 8.16 所示的电路，已知输入 v_i 和 CP 脉冲波形，试画出输出电压 v_o 的波形，假定各触发器的初始状态为 0。



题图 8.16


解：时钟方程： $CP_1 = CP \uparrow, CP_2 = CP \downarrow$ ，此电路是异步时序电路。

驱动方程： $D_1 = v_I; J_2 = Q_1, K_2 = 1(Q_1 \text{ 为 } 0 \text{ 则置 } 0, Q_1 \text{ 为 } 1 \text{ 则翻转})$


输出方程： $v_o = Q_2$

复位方程： $R_{d1} = Q_2^n$ 低电平有效。

时序图如下：



8.17 分析题图 8.17 所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态图，并说明该电路是否能自启动。



题图 8.17

解：时钟方程： $CP_1 = CP_2 = CP_3 = CP \uparrow$ ，此电路是同步时序电路。

驱动电路： $D_1 = Q_3^n, D_2 = Q_1^n, D_3 = Q_1^n * Q_2^n$


状态方程： $Q_1^{n+1} = Q_3^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_1^n * Q_2^n$

输出方程： $Y = Q_1^n * Q_3^n = Q_1^n + Q_3^n$

状态表如下：


Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	0	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	0	1	0
1	1	0	0	0	0
1	1	1	1	1	0

状态图如下：



功能分析：同步 5 进制计数器，能自启动。

8.18 分析题图 8.18 所示时序逻辑电路，写出电路的驱动方程和状态方程，画出状态转换图，说明电路的功能。



题图 8.18

解：时钟方程： $CP_0 = CP_1 = CP \downarrow$ ，此电路是一个同步时序电路。

驱动方程： $T_0 = 1$ $T_1 = Q_0^n \oplus X$


状态方程： $Q_0^{n+1} = \overline{Q_0^n}$ $Q_1^{n+1} = (Q_0^n \oplus X) \oplus Q_1^n$

输出方程： $Y = \overline{X * Q_1^n}$

状态表如下：

$Q^{n+1}_1 Q^{n+1}_0$		X		0	1
Q^n_1	Q^n_0				
	0			0 1	1 1
	1			1 0	0 0
	0			1 1	0 1
	1			0 0	1 0

状态表如下图:




功能分析: 当 X=0 时, 同步 2 位二进制加法计数器; 当 X=1 时, 同步 2 位二进制减法计数器。

8.19 用 JK 触发器设计一个同步 6 进制计数器, 并写出 verilog 行为模型。

解: (1) 画出原始状态图

6 进制是“逢 6 进 1”, 即一个同步 6 进制计数器有一个进位控制信号 Y 和 6 个状态 S_0 、 S_1 、 S_2 、 S_3 、 S_4 、 S_5 , 分别表示 6 个数码。原始状态图如下:



(2) 状态化简: 已是最简的原始状态图。

(3) 状态编码

原始状态图有 6 个状态, 用 3 位二进制编码 6 个状态。未用的编码是 010 和 101, 作为无关项。选用 3 个下降沿的 JK 触发器存储 3 位二进制编码。

(4) 求时钟方程、输出方程、状态方程和驱动方程

题目要求采用同步时序电路, 所以驱动方程: $CP_1=CP_2=CP_3=CP$

绘出输出卡诺图和触发器次态的卡诺图:

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	1	0	×
1	0	×	0	0

(a) 输出 Y 的卡诺

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	1	0	0	×
1	1	×	0	1

(b) Q_2^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	0	×
1	1	×	1	1

(c) Q_1^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	1	×
1	0	×	1	1

(d) Q_0^{n+1} 的卡诺图

输出卡诺图和触发器新状态的卡诺图

由输出卡诺图，求得输出方程： $Y = \overline{Q_1^n} Q_0^n$

由 Q_2^{n+1} 的卡诺图，得 $Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n$

JK 触发器的特性方程为： $Q_i^{n+1} = J_i \overline{Q_i^n} + \overline{K_i} Q_i^n$



比较 Q_2^{n+1} 的状态方程和特性方程可得： $J_2 = \overline{Q_0^n}$ $K_2 = Q_0^n$

同理，可得

$$\begin{aligned} Q_1^{n+1} &= Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n & J_1 &= Q_2^n & K_1 &= \overline{Q_2^n} \\ Q_0^{n+1} &= Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n & J_0 &= Q_1^n & K_0 &= \overline{Q_1^n} \end{aligned}$$

(5) 检查自启动

将无效状态 $Q_2^n Q_1^n Q_0^n = 010$ 、 101 代入状态方程中计算，绘出无效状态转换图。该图表明无效状态形成循环，设计的电路不能自启动。



有 2 种解决不能自启动的办法：①重新做状态编码，求取状态方程，直到设计的电路能自启动为止（即重复第 3 到第 5 步）；②修改无效状态的状态图，切断无效循环，使其转换到有效状态。下面介绍第二种方法。

将无效状态转换图修改为下面的图，即切断无效循环，从无效状态 101 转换为有效状态 110（输出不改变）。箭头尾部的 101 使 $Q_2^n \overline{Q_1^n} Q_0^n = 1$ ，箭头指向的 110 则说明在 Q_2^{n+1} 和 Q_1^{n+1} 的方程中应增加一项

$Q_2^n \overline{Q_1^n} Q_0^n$ ，在 Q_0^{n+1} 的方程中不增加该项。所以，原来的状态方程修改为

$$Q_2^{n+1} = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_2^n + Q_2^n \overline{Q_1^n} Q_0^n = \overline{Q_0^n} \overline{Q_2^n} + \overline{Q_0^n} Q_1^n Q_2^n$$

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n + Q_2^n \overline{Q_1^n} Q_0^n = Q_2^n \overline{Q_1^n} + Q_2^n Q_1^n$$

$$Q_0^{n+1} = Q_1^n \overline{Q_0^n} + Q_1^n Q_0^n$$

由修改后的状态方程可以得到有效状态转换图和无效状态转换图，设计的电路能自启动。

由修改后的状态方程求得驱动方程


$$J_2 = \overline{Q_0^n} \quad K_2 = Q_0^n Q_1^n$$

$$J_1 = Q_2^n \quad K_1 = \overline{Q_2^n}$$

$$J_0 = Q_1^n \quad K_0 = \overline{Q_1^n}$$

(6) 画逻辑图

根据时钟方程、输出方程和驱动方程，画出时序电路，如下图所示，它是 Moore 型同步时序电路。




同步 6 进制计数器


8.20 用 D 触发器设计一个同步 5 进制计数器，并写出 verilog 行为模型。

解：画出原始状态图

5 进制有 5 个数码 0、1、2、3、4，从低位到高位进位规律是“逢 5 进 1”。本题是设计 5 进制中的一个计数位。即一个同步 5 进制计数器有一个进位控制信号 Y 和 5 个状态 S_0 、 S_1 、 S_2 、 S_3 、 S_4 ，分别表示 5 个数码 0、1、2、3、4。原始状态图如下：



5 进制计数器的原始状态图



二进制状态图

1) 状态化简

原始状态图已是最简的。

2) 状态编码

采用自然二进制码编码原始状态。注意未用的编码是 101、110 和 111，作为无关项。

3) 选用 3 个上升沿触发的 D 触发器，求时钟方程、输出方程、状态方程和驱动方程
按题意要求，采用同步时序电路。所以

时钟方程： $CP_0 = CP_1 = CP_2 = CP \uparrow$

绘出输出卡诺图和触发器次态的卡诺图如下：

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	0	0
1	1	×	×	×

(a) 输出 Y 的卡诺

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	1	0	1
1	0	×	×	×

(c) Q_1^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	1	0
c	0	×	×	×

(b) Q_2^{n+1} 的卡诺图

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	1	0	0	1
1	0	×	×	×

(d) Q_0^{n+1} 的卡诺图

输出卡诺图和触发器新状态的卡诺图

由输出卡诺图，求得输出方程： $Y = Q_2^n$

由 Q_2^{n+1} 的卡诺图，得 $Q_2^{n+1} = Q_1^n Q_0^n$

D 触发器的特性方程为： $Q_i^{n+1} = D_i^n$

比较 Q_2^{n+1} 的状态方程和特性方程可得： $D_2 = Q_1^n Q_0^n$

同理，可得

$$Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n = D_1$$

$$Q_0^{n+1} = \overline{Q_2^n} \overline{Q_0^n} = D_0$$


5) 检查自启动



检查自启动

能自启动。


6) 画逻辑图




8.21 用 D 触发器设计一个异步 7 进制计数器。

解:

- 1) 画出原始状态图
- 2) 状态化简: 原始状态图已是最简的。



原始状态图



二进制状态图


3) 状态编码

采用自然二进制码编码原始状态图。注意未用的编码是 111, 作为无关项。

选用 3 个下降沿触发的 D 触发器。

4) 求时钟方程、输出方程、状态方程和驱动方程

由选用触发器的触发特性和状态图, 可画出一个工作周期内的时序图 9。根据时序图选择触发器的时钟, 原则是①触发器每一次变化都需要一个时钟脉冲; ②为了使驱动方程简单, 在满足①的条件下一个工作周期内的时钟脉冲数越少越好。



时序图

按前述原则选择的时钟方程为：

$$CP_0 = CP$$

$$CP_1 = CP$$

$$CP_2 = Q_1$$

由状态图填写输出卡诺图和触发器次态的卡诺图，然后根据时钟方程做修正，得到最终的卡诺图如下图：

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	0	0	0
1	0	0	×	1

(a) 输出 Y 的卡诺

$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	0	1	0	1
1	0	1	×	0

(c) Q_1^{n+1} 的卡诺图


$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	×	×	1	×
1	×	×	×	0

(b) Q_2^{n+1} 的卡诺图


$Q_1^n Q_0^n$	00	01	11	10
Q_2^n 0	1	0	0	1
1	1	0	×	0

(d) Q_0^{n+1} 的卡诺图

输出卡诺图和触发器新状态的卡诺图



原始状态图



二进制状态图


输出方程为

$$Y = Q_2^n Q_1^n$$

状态方程为

$$\begin{aligned} Q_2^{n+1} &= \overline{Q_2^n} = D_2 \\ Q_1^{n+1} &= \overline{Q_1^n} Q_0^n + \overline{Q_2^n} Q_1^n \overline{Q_0^n} = D_1 \\ Q_0^{n+1} &= \overline{Q_2^n} \cdot \overline{Q_0^n} + \overline{Q_1^n} \cdot \overline{Q_0^n} = D_0 \end{aligned}$$

5) 检查自启动



无效状态转换图

电路能自启动。

6) 画逻辑图

略。

8.22 用 JK 触发器设计一个异步 9 进制计数器。

解：设计过程与 8.21 题相同，略。

8.23 用 verilog 语句描述一个异步清零十进制计数器的行为模型。

解：// 异步清零+ 同步 10 进制计数逻辑


```
module async_counter_decimal (
    input    clk,    // 时钟信号
    input    clr,    // 异步清零信号（低电平有效）
    output reg [3:0] count // 4 位计数器输出（0-9）
);
always @(posedge clk or negedge clr) begin
    if (!clr)          // 异步清零优先
```

```

count <= 4'b0000; // 低电平时强制清零
else
    // 正常计数模式
    count <= (count == 4'b1001) ? 4'b0000 : count + 1;
end
end module

```

8.24 分析题图 8.24 所示同步计数电路，画出电路的状态转换图。



题图 8.24

解：时钟方程： $CP_0 = CP_1 = CP_2 = CP \downarrow$ ，为同步时序逻辑电路

输出为： $Q_2^n Q_1^n Q_0^n$

驱动方程： $J_0 = \overline{Q_2^n}$ $J_1 = Q_0^n$ $J_2 = Q_0^n Q_1^n$

$K_0 = 1$ $K_1 = Q_0^n$ $K_2 = 1$


JK 触发器的特性方程： $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

把驱动方程带入特性方程得到状态方程： $Q_0^{n+1} = \overline{Q_2^n} \overline{Q_0^n}$

$Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$


$Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n}$

状态转换图为：



功能分析：为五进制计数器。

8.25 分析题图 8.25 所示电路为几进制计数器？画出电路的状态图，并用 Multisim 仿真观察各触发器的输出波形。



题图 8.25

解： 时钟方程： $CP_1 = CP_2 = CP_3 = CP \uparrow$ ，为同步时序逻辑电路

输出为： $Q_3^n Q_2^n Q_1^n$

驱动方程： $D_1 = \bar{Q}_2^n \bar{Q}_1^n$ $D_2 = Q_1^n$ $D_3 = Q_2^n$


D 触发器的特性方程： $Q^{n+1} = D$

把驱动方程带入特性方程得到状态方程： $Q_1^{n+1} = \bar{Q}_2^n \bar{Q}_1^n$

$$Q_2^{n+1} = Q_1^n$$



$$Q_3^{n+1} = Q_2^n$$

状态转换图为：




功能分析：为 3 位环形计数器。

8.26 用 74160 构成的计数器如题图 8.26 (a) (b) 所示，试画出电路的状态图，指出这是几进制计数器。




题图 8.26

解： (a) 状态图如下：





功能分析：是 7 进制计数器。

(b) 状态图如下：




功能分析：是 9 进制计数器。

8.27 用 74161 构成的计数器如题图 8.27 (a) (b) 所示，试画出电路的状态图，指出这是几进制计数器。




题图 8.27

解： (a) 状态图如下：




功能分析：为 9 进制计数器。

(b) 状态图如下：




功能分析：为 7 进制计数器。

8.28 试分析题图 8.28 (a) (b) 所示电路是几进制计数器，并画出其完整的状态图。说明电路能否自启动




解： (a) 状态图如下：




功能分析：为 10 进制计数器，能够自启动。

(b) 状态图如下：




功能分析：不能构成计数器。

8.29 试分析题图 8.29(a) (b)所示电路的计数长度为多少，画出状态转换图。说明电路能否自启动。




题图 8.29

解：（a）状态图如下：




功能分析：为 12 进制计数器，能自启动。

（b）状态图如下：




功能分析：7 进制计数器，电路能自启动。

8.30 分析题图 8.30 所示电路中 74161(I)和 74161(II)各自电路的计数长度及整个电路的计数长度；并画出完整的状态转换图。




题图 8.30

解：（I）状态图如下：



电路的计数长度为 12


（II）状态图如下：



电路的计数长度为 1

整个计数长度为 $12 \times 1 = 12$ ，级间异步。


8.31 分析题图 8.31 所示电路，试画出状态转换图，指出是几进制计数器。



题图 8.31


解：74161（I）组成 11 进制计数器，状态是 0000~1010。74161（II）组成 11 进制计数器，状态是

0011~1101。 $\overline{LD}=*1*11*1*$



所示电路为 11 进制计数器。

8.32 题图 8.32 所示为一个可变进制计数器。其中 74LS138 为 3 线/8 线译码器，74LS153 为四选一数据选择器。试问当 MN 为各种不同输入时，可组成几种不同进制的计数器？分别是几进制？简述理由。




题图 8.32

解：4 个 JK 触发器构成减法计数器，状态转换顺序为 0000→1111→1110→1101……→0001→0000。

MN	计数长度
00	8
01	7
10	2
11	1

8.33 用 74160 构成有效状态为 0000~1000 的计数器，要求可靠复位。


解：根据题中的要求做出电路图：




8.34 用 74160 构成计数器：

- (1) 利用 R 端构成 9 进制计数器；
- (2) 利用 LD 端构成 6 进制计数器。

解：(1) 根据题中的要求做出电路图：




- (2) 根据题中的要求做出电路图：




8.35 用 74161 构成计数器。

- (1) 利用 LD 端构成 7 进制计数器；
- (2) 利用 R 端构成 13 进制计数器。


解：(1) 根据题中的要求做出电路图：



(2) 根据题中的要求做出电路图:



8.36 题图 8.36 是用 JK 触发器组成的数码寄存器，试分析电路的工作原理。



题图 8.36


解：分析电路可有：

每当 CP 下降到来时，ABCD 分别置入触发器 Q 端寄存。

$$\text{即 } Q_A^{n+1} = AQ_A^n + A\overline{Q_A^n} = A \quad Q_B^{n+1} = B \quad Q_C^{n+1} = C \quad Q_D^{n+1} = D$$


当无 CP 的下降到来时，存储数据。

8.37 最大长度移位寄存器型计数器如题图 8.37 所示，画出电路的状态转换图，计数长度是多少？说明电路能否自启动？




题图 8.37

解： 驱动方程： $D_0 = Q_1^n$ 状态方程： $Q_0^{n+1} = Q_1^n$
 $D_1 = Q_2^n$ $Q_1^{n+1} = Q_2^n$
 $D_2 = Q_0^n \oplus Q_1^n$ $Q_2^{n+1} = Q_0^n \oplus Q_1^n$



从结果可知电路不能自启动。

8.38 在题图 8.38 电路中，若两个移位寄存器中的原始数据分别为 $A_3A_2A_1A_0=1001$ 、 $B_3B_2B_1B_0=0011$ ，试问经过 4 个 CP 信号作用后两个寄存器中的数据如何？这个电路完成什么功能？



题图 8.38

解： 状态方程：

$$\begin{aligned} Q_{A0}^{(n+1)} &= Q_{A1}^n & Q_{A1}^{(n+1)} &= Q_{A2}^n & Q_{A2}^{(n+1)} &= Q_{A3}^n & Q_{A3}^{(n+1)} &= Q_{A0}^n \oplus Q_{B0}^n \oplus Q_{CI}^n \\ Q_{B0}^{(n+1)} &= Q_{B1}^n & Q_{B1}^{(n+1)} &= Q_{B2}^n & Q_{B2}^{(n+1)} &= Q_{B3}^n & Q_{B3}^{(n+1)} &= 0 \\ Q_{CI}^{(n+1)} &= Q_{A0}^n Q_{B0}^n + Q_{A0}^n Q_{CI}^n + Q_{B0}^n Q_{CI}^n \end{aligned}$$

设初始值 $Q_{CI}=0$ 。经过四个时钟信号作用以后，两个寄存器里的数据分别为： $A_3A_2A_1A_0=1100$ ，


$B_3B_2B_1B_0=0000$ ，即 $A_3A_2A_1A_0 + B_3B_2B_1B_0=1100$ ，完成四位串行加法计数器的逻辑功能。

8.39 设计一个串行数据检测器。当输入连续信号 110 时输出为 1，否则输出为 0。

解：由设计要求可知，要设计的电路有一个输入信号 X 和一个输出信号 Z，电路的功能是对输入信号进行检测。


(1) 由给定的逻辑功能确定电路应包含的状态，并画出原始状态图。

电路应有 4 个状态，用 S0 表示输入为 0 时的电路状态，S1、S2、S3 分别表示收到一个 1、连续收到两个 1 和连续收到 110 时的状态。先假设电路处于 S0 状态，在此状态下电路可能的输入有 X=0 和 X=1 两种情况。经过分析可以画出本题的原始状态图。




(2) 状态化简

由上图知，S0 和 S3 是等价状态，可以合并，得出化简后的状态图，因为当输入 $X=0$ 时，输出 Z 都为 0，而且次态均转向 S0；当 $X=1$ 时，输出 Z 都为 0，而且次态均转向 S1，所以 S0 和 S3 可以合并。化简后的状态图如下：



(3) 状态编码器及画编码形式的状态图和状态表

该电路有 3 个状态，可以用 2 位二进制代码组合 (00, 01, 10, 11) 中的任意三个表示，这里取 00, 01, 11 分别表示 S0、S1、S2。



由编码形式的状态图可画出编码后的状态表如下：

$Q^{n+1}_1 Q^{n+1}_0 X$	0	1
$Q^n_1 Q^n_0$		
0 0	00/0	01/0
0 1	00/0	11/0
1 1	00/1	11/0


(4) 选择触发器

本题需要 2 个触发器。可选用 JK 触发器。

(5) 确定各触发器的驱动方程和电路的输出方程

根据状态表及 JK 触发器的驱动表，可画出各触发器 J、K 端和电路输出的卡诺图，利用卡诺图化简各触发器的触发方程和电路的输出方程。

$J_0 = X \quad K_0 = \bar{X} ; J_1 = X * Q_0 \quad K_1 = \bar{X} ; Z = \bar{X} * Q_1$
 (6) 画出逻辑电路图



最后还应该检查电路的自启动能力。当电路进入无效状态 10 后，若 $X=0$ ，则次态为 11，电路能自动进入有效序列。但从输出来看，若电路在无效状态 10，当 $X=0$ 时， $Y=1$ 这是错误的。为了消除这个错误的输出，需要对输出方程进行修改，即将输出方程变为 $Z = \bar{X} * Q_1 * Q_0$

8.40 试用 74161 和数据选择器设计一个 01110011 序列信号发生器。

解：用计数器 74161 产生 8 个状态，做数据选择器 74151 的地址输入。数据选择器 74151 的数据输入设置序列值。

根据题中的要求，数据选择器 74151 。

时钟 CP	计数值/地址 A2A1A0	数据输入	序列输出 Y
0	0 0 0	D0	0
1	0 0 1	D1	1
2	0 1 0	D2	1
3	0 1 1	D3	1
4	1 0 0	D4	0
5	1 0 1	D5	0
6	1 1 0	D6	1
7	1 1 1	D7	1

做出电路图：

